

Japanese Publication for Unexamined Patent Application

No. 56738/2000 (Tokukai 2000-56738)

A. Relevance of the above-identified Document

The following is a partial English translation of exemplary portions of non-English language information that may be relevant to the issue of patentability of the claims of the present application.

B. Translation of the Relevant Passages of the Document

See the attached English Abstract.

[DETAILED DESCRIPTION OF THE INVENTION]

[0021]

FIG. 5 is a timing chart that illustrates the operation of the LCD of the above-described configuration. As illustrated in FIG. 5, predetermined data is repeatedly stored in the frame memory 2 per time t_1 (one frame period), which corresponds to one pulse of the Vertical synchronizing signal V_{sync} . In time t_2 within the one frame period t_1 , the data is written into the display panel 7 from the frame memory 2. Moreover, the liquid crystals start responding upon the start of the writing operation. The end of responding of the liquid crystals is lagged by time t_3 from the end of the writing operation. After that, the liquid crystals show constant transmissivity. (Therefore, liquid crystal responding period is $t_2 + t_3$.) Therefore, the

backlight 9 is turned off in the initial period $t_2 + t_3$ within one frame period t_1 , and is turned on in a remaining period t_4 of one frame period t_1 .

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-056738

(43)Date of publication of application : 25.02.2000

(51)Int.Cl.

G09G 3/36
G02F 1/133

(21)Application number : 10-222079

(71)Applicant : ALPS ELECTRIC CO LTD

(22)Date of filing : 05.08.1998


(72)Inventor : CHIN KUNIHEI
KAMIKO MITSUO

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a liquid crystal display device in which the display quality is improved by providing a back light and reducing an animation afterimage.

SOLUTION: The device is provided with a frame memory 2, a data serial-parallel converting circuit 3, and a pulse period converting circuit 4. Moreover, a signal writing means is also provided to write video signals against a display panel 7 with high speed. Furthermore, a back light controlling circuit 8 is provided to control a back light 9 so that, when the video signals equivalent to a next screen is written with the signal writing means, the back light is turned off during the writing time of the video signals and during the liquid crystal response time, and the back light is turned on till the writing operation starts for the video signals equivalent to the next screen.




LEGAL STATUS

[Date of request for examination] 08.11.2002
 [Date of sending the examiner's decision of rejection]
 [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] withdrawal
 [Date of final disposal for application] 05.11.2004
 [Patent number]
 [Date of registration]
 [Number of appeal against examiner's decision of rejection]
 [Date of requesting appeal against examiner's decision of rejection]
 [Date of extinction of right]

(6) 開2000-36738/P2000-5 通称

FIG. 5



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-56738

(P2000-56738A)

(43) 公開日 平成12年2月25日 (2000.2.25)

| (51) Int. Cl. ⁷ | 識別記号 | F I | テマコード (参考) |
|----------------------------|-------|---------------|-----------------|
| G 0 9 G 3/36 | | G 0 9 G 3/36 | 2 H 0 9 3 |
| G 0 2 F 1/133 | 5 3 5 | G 0 2 F 1/133 | 5 3 5 5 C 0 0 6 |

審査請求 未請求 請求項の数 3 O L (全 6 頁)

(21) 出願番号 特願平10-222079

(22) 出願日 平成10年8月5日 (1998.8.5)

(71) 出願人 000010098

アルプス電気株式会社

東京都大田区雪谷大塚町1番7号

(72) 発明者 陳 国平

東京都大田区雪谷大塚町1番7号 アルプス電気株式会社内

(72) 発明者 上子 充雄

東京都大田区雪谷大塚町1番7号 アルプス電気株式会社内

(74) 代理人 100064908

弁理士 志賀 正武 (外9名)


最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】 バックライトを備え、動画残像を低減することにより表示品位の向上を図った液晶表示装置を提供する。

【解決手段】 フレームメモリ2、データ直並列交換回路3、パルス周期変換回路4等から構成され、表示パネル7に対して映像信号を高速に書き込む信号書き込み手段を有し、信号書き込み手段によって1画面分の映像信号を書き込むのに際して、映像信号の書き込み時間と液晶応答時間とにおいてバックライト9を消灯し、次の1画面分の映像信号の書き込み動作を開始するまでの時間においてバックライト9を点灯するようバックライト9を制御するバックライト制御回路8を有している。



(2) 開2000-56738 (P2000-5chA)

【特許請求の範囲】

【請求項1】 一対の電極基板間に液晶層を挟持してなる液晶パネル内に複数の画素を配置し、前記複数の画素に繰返して映像信号を書き込む信号書き込み手段を有し、該信号書き込み手段によって一画面分の映像信号を書き込むのに際して、前記複数の画素に少なくとも一回の映像信号を書き込む時間と前記液晶層が所定透過率に至る液晶応答時間とにおいて前記液晶パネルの背部から照明するバックライトを消灯し、その後次の一画面分の映像信号の書き込み動作を開始するまでの時間において前記バックライトを点灯するバックライト制御手段を有することを特徴とする液晶表示装置。

【請求項2】 前記複数の画素を構成する複数の走査線および複数の信号線をそれぞれ駆動する複数のゲートドライバおよびデータドライバを有し、前記信号書き込み手段が、直列に並んだ映像信号を複数のデータドライバ分に分割し、かつこれらデータドライバのそれぞれに含ませて各分割データを割り振った並列信号列とし、これら並列信号列をそれぞれ対応するデータドライバに同時に送る直並列変換手段を有することを特徴とする請求項1記載の液晶表示装置。

【請求項3】 前記複数の画素を構成する複数の走査線および複数の信号線をそれぞれ駆動する複数のゲートドライバおよびデータドライバを有し、前記信号書き込み手段が、前記ゲートドライバに送る走査線信号の走査パルス周期を短くする手段を有することを特徴とする請求項1記載の液晶表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、液晶表示装置に関し、特にバックライトを備えた液晶表示装置において動画残像の低減による表示品位の向上を図った液晶表示装置の構成に関するものである。

【0002】

【従来の技術】 一般に、液晶表示装置の表示形態には、バックライトを備えた半透過型、透過型と呼ばれるものと、反射型と呼ばれるものがある。明るい表示画面を持つ半透過型または透過型液晶表示装置において、バックライトの光源には例えば蛍光灯等が用いられており、バックライトは通常、液晶表示装置の使用状態において点灯されるようになっている。

【0003】

【発明が解決しようとする課題】 液晶表示装置の表示パネルにおいて、例えば動画を表示した場合、時間的に直前の画像が消えずにぼんやりと残り、ある程度時間が経過するにつれて消失する、いわゆる動画残像と呼ばれる現象が生じることがある。この動画残像が発生すると動きの速い動画は非常に見にくくなり、表示品位を落とすという問題になる。

【0004】 本発明は、上記の課題を解決するためにな

されたものであって、バックライトを備えた透過型または半透過型液晶表示装置において、動画残像を低減することにより表示品位の向上を図った液晶表示装置を提供することを目的とする。

【0005】

【課題を解決するための手段】 上記の目的を達成するために、本発明の液晶表示装置は、一対の電極基板間に液晶層を挟持してなる液晶パネル内に複数の画素を配置し、前記複数の画素に繰返して映像信号を書き込む信号書き込み手段を有し、信号書き込み手段によって一画面分の映像信号を書き込むのに際して、前記複数の画素に少なくとも一回の映像信号を書き込む時間と前記液晶層が所定透過率に至る液晶応答時間とにおいて前記液晶パネルの背部から照明するバックライトを消灯し、その後、次の一画面分の映像信号の書き込み動作を開始するまでの時間において前記バックライトを点灯するバックライト制御手段を有することを特徴とするものである。

【0006】 ところで、動画残像の発生には種々の要因が考えられるが、本発明者らは以下の点に着目し、本発明の構成に想到した。図6は一般的な液晶の応答特性を示す図であり、図6において横軸は時間 t 、縦軸は液晶の透過率 T である。この特性曲線は、 $t=0$ 、 $T=0$ で液晶に電圧を印加してから液晶が動作して透過率が増加し始め、 $t=\tau_{on}$ を経て光の透過率が一定になった後、電圧を遮断すると透過率がまた低下し始め、電圧遮断時から $t=\tau_{off}$ を経て $T=0$ となることを示している。すなわち、「 τ_{on} 」は液晶に電圧を印加してから光の透過率がある値で一定になるまでの「立ち上がり時間」であり、「 τ_{off} 」は電圧を遮断してから元の状態に戻るまでの「立ち下がり時間」である。このように、電圧の印加に対して液晶の応答には遅れがあるため、例えば透過率が0のときに画面表示が黒、透過率が一定のときを白と考えると、「 τ_{on} 」の間は黒から白への過渡応答期間となり、人間の目には平均化されて灰色に見える。これが、動画を表示する際に直前の画像が薄く残像となって見える原因の一つと考えられる。

【0007】 そこで、本発明では、一画面分の時間の中で、映像信号を液晶パネルに書き込むための書き込み時間と液晶層が所定透過率に至る液晶応答時間とにおいてバックライトを消灯し、残りの時間においてバックライトを点灯するようにした。すなわち、液晶が充分に応答した後でバックライトを点灯することにより、液晶の過渡応答期間での光が使用者の目に入らないため、直前の画像が残像として影響を及ぼすことがなくなり、動画残像の少ない良質な画像を得ることができる。

【0008】 上記本発明の構成の中で「信号書き込み手段によって一画面分の映像信号を書き込むのに際して、前記複数の画素に少なくとも一回の映像信号を書き込む時間と前記液晶層が所定透過率に至る液晶応答時間とにおいて前記液晶パネルの背部から照明するバックライト

(3) 開2000-56738 (P2000-5ch) 序編

を消灯し、…」と記載した。ここで、「少なくとも一回の映像信号を書き込む時間」とした意味は以下の通りである。画面の走査には、走査線を1本ずつ順番に走査する「順次走査」、走査線を所定本ずつ飛び越して走査する「インターレス走査」、一画面を部分的に走査する「部分走査」等の方式がある。これら走査方式を本発明に適用した場合、一画面分の映像信号を書き込むのに際して、順次走査方式では書き込み時間は1回あり、インターレス走査方式では一画面を構成するフィールドが複数あるために書き込み時間は少なくとも2回あり、部分走査方式の場合も書き込み時間は少なくとも2回あることになる。したがって、上記記載のように、「少なくとも一回の映像信号を書き込む時間」という表現を用いたのである。

【0009】また、本発明の液晶表示装置の場合、バックライトが常時点灯している従来の液晶表示装置に比べるとバックライトの点灯時間は短くなるが、その分バックライトの照度を上げれば画面が暗くなることはない。

【0010】本発明の上記構成を実現するためには、液晶パネル上の全画素に映像信号を書き込むのに要する時間(書き込み時間)を従来よりも短縮する必要がある。そこで、本発明においては、データドライバ側から書き込み動作を高速度化する手段、あるいはゲートドライバ側から書き込み動作を高速度化する手段、をそれぞれ具体的に提示した。データドライバ側からの手段としては、前記複数の画素を構成する複数の走査線および複数の信号線をそれぞれ駆動する複数のゲートドライバおよびデータドライバを有し、前記信号書き込み手段が、直列に並んだ映像信号を複数のデータドライバ分に分割し、かつこれらデータドライバのそれぞれに合わせて各分割データを割り振った並列信号列とし、これら並列信号列をそれぞれ対応するデータドライバに同時に送る直並列変換手段を有するものである。

【0011】ゲートドライバ側からの手段としては、前記複数の画素を構成する複数の走査線および複数の信号線をそれぞれ駆動する複数のゲートドライバおよびデータドライバを有し、前記信号書き込み手段が、前記ゲートドライバに送る走査線信号の走査パルス周期を短くする手段を有するものである。

【0012】これら2つの手段は、いずれか一方のみを採用してもよいし、両方の手段を兼ね備えるようにしてもよい。上記の両方の手段を兼ね備えた場合、個々の手段による高速度の効果をかけ合わせた分の効果を得ることができる。例えば、データドライバ側からの手段により書き込み時間が従来の $1/2$ になり、ゲートドライバ側からの手段により書き込み時間が従来の $1/2$ になるとすれば、両方の手段を採用した場合の書き込み時間は従来の $1/4$ になるというように、書き込み動作のより一層の高速度を図ることができる。この構成とした場合、書き込み時間を充分に短くできるので、バックライ

トの消灯時間が短く(点灯時間が長く)なり、バックライトの照度をそれ程高くしなくても充分に明るい画面が得られる。

【0013】

【発明の実施の形態】以下、本発明の一実施の形態を図1ないし図5を参照して説明する。図1は本実施の形態の液晶表示装置の概略構成を示すブロック図であり、本実施の形態の液晶表示装置はバックライトを備えた透過型液晶表示装置である。本実施の形態の液晶表示装置は、図1に示すように、A/Dコンバータ1、フレームメモリ2、データ直並列変換回路3、パルス周期変換回路4、同期分離回路5、LCDコントローラ6、ゲートドライバ7、6個のデータドライバD1～D6、表示パネル7、バックライト制御回路8、バックライト9等を備えている。このバックライト9の光源にはキセノンランプ等が用いられる。本実施の形態においては、フレームメモリ2、データ直並列変換回路3、パルス周期変換回路4の3つの構成要素が、特許請求の範囲における「書き込み手段」に相当する(図1中1点線框で示した)。

【0014】表示パネルは、図4に示すように、一対のガラス基板10、11の各々の対向面側に透明電極12、13が設けられ、さらにこれら透明電極12、13の各々の上に配向膜14、15が設けられ、これら配向膜14、15間に液晶層16が配設された構成となっている。そして、ガラス基板10、11の外側にそれぞれ第1、第2の偏光板17、18が設けられ、第2の偏光板18の外側にはバックライト9が取り付けられている。

【0015】信号の流れに沿って装置全体の構成を説明すると、まず、ビデオ入力信号(映像信号)がA/Dコンバータ1に入力され、デジタル信号の形態に変換された後、デジタル化されたビデオ信号がフレームメモリ2に入力される。フレームメモリ2はビデオ信号を1画面単位またはフィールド単位または分割画面として記憶するものである。一方、複合同期信号(C_{sync})は同期分離回路5に入力され、同期分離回路5において水平同期信号(H_{sync})と垂直同期信号(V_{sync})に分離されるといった処理が行われ、入力される映像に同期させるための信号がLCDコントローラ6に出力される。

【0016】本実施の形態では、表示パネル7へのデータ書き込み動作を従来に比べて高速度化するために、データドライバ側とゲートドライバ側の両方で書き込み動作の高速度を図っている。データドライバ側からの高速度化手段として、フレームメモリ2およびデータ直並列変換回路3が設けられている。そこで、LCDコントローラ6が、A/Dコンバータ1からフレームメモリ2に入力されたデジタル信号をデータ直並列変換回路3に出力するようフレームメモリ2に対して信号を出力する。また同時に、LCDコントローラ6は、フレームメモリ2か

(4) 開2000-56738 (P2000-5chEA)

らデータ直並列変換回路3に出力された直列に並んだデジタル信号を、6個のデータドライバD1～D6分に分割して各データドライバD1～D6に合わせて各分割データを割り振った並列信号列とし、さらに、これら並列信号列の各々に対応するデータドライバD1～D6に同時に出力するようにデータ直並列変換回路3を制御するための信号をデータ直並列変換回路3に出力する。

【0017】図2は並列化処理されたデジタル信号が各データドライバD1～D6から表示パネル7に供給される様子を示す図であり、図3はデジタル信号の並列化処理前後のデータの形態を示す図である。図3に示すように、今仮に、走査線1本分の並列化処理前のデジタル信号として、S11、S41、S12、…、S63と18個のデータが時系列的に直列に並んでいたとする。すると、データ直並列変換回路3では、LCDコントローラ6からの指令により、これら18個のデータを6個のデータドライバD1～D6分に分割し、データドライバD1用の信号としてS11、S12、S13、データドライバD2用の信号としてS21、S22、S23、…というように、各データドライバD1～D6に対応するように3個ずつのデータを割り振った6組の並列信号列とする。

【0018】そして、図2に示すように、これら6組の並列信号列をデータドライバD1～D6のそれぞれに対して同時に出力し、各データドライバD1～D6を経て表示パネル7に供給する。このような処理を行うことにより、18個のデータを出力していた時間が3個のデータを出力する時間で済むため、データ出力時間は従来の1/6となる。なお、ここでは走査線1本分のデータを例に説明したが、実際は全ての走査線G1～Gnに対応する信号を1/6の時間でデータ直並列変換回路3からデータドライバを経て表示パネルに出力する。

【0019】ゲートドライバ側からの高速化手段として、パルス周期変換回路4が設けられている。LCDコントローラ6からゲートドライバGに対して各走査線G1～Gnを駆動するためのゲートクロック信号が出力されるが、本実施の形態では、まずゲートクロック信号がパルス周期変換回路4に出力され、パルス周期変換回路4においてゲートドライバGに送るゲートクロック信号のパルス周期が短くなるようゲートクロック信号が変換される。

【0020】そして、LCDコントローラ6は、バックライト制御回路8がバックライト9を点灯または非点灯にさせるための信号を出力し、バックライト制御回路8においては、走査線の駆動に順次走査方式を採用したとすると、表示パネル7上の全画素について上記のような書き込み動作を行う間の1回の書き込み時間と、液晶層16が所定の透過率（例えば90%というように適宜設定すればよい）に至る液晶応答時間とにおいてはバックライト制御回路8に対してバックライト9を消灯させる

ための信号を出力しておき、その後、書き込み動作が完了し、さらに各画素の信号に応じて液晶が応答し終わった時点で、バックライト制御回路8に対してバックライト9を点灯させるための信号を出力してバックライト9を制御する。

【0021】上記構成の液晶表示装置の動作をタイミングチャートとしてまとめたものが図5である。図5に示すように、垂直同期信号 V_{sync} の1パルスあたりの時間 t_1 （1フレーム期間）毎にフレームメモリ2に所定のデータが繰り返し書き込まれ、1フレーム期間 t_1 中の時間 t_2 を使ってフレームメモリ2から表示パネル7へのデータの書き込みが行われる。また、データの書き込み動作が開始すると同時に液晶が応答し始め、書き込み動作完了後、時間 t_3 だけ遅れて液晶の応答が完了し、その後、液晶は一定の透過率を示すようになる（したがって、液晶応答時間としては $t_2 + t_3$ である）。そこで、1フレーム期間 t_1 中、初期の時間 $t_2 + t_3$ ではバックライト9を消灯し、残りの時間 t_4 でバックライト9を点灯する。

【0022】本実施の形態の液晶表示装置においては、フレームメモリ2、データ直並列変換回路3、パルス周期変換回路4からなる書き込み手段が設けられたことにより、従来に比べて表示パネル7への映像信号の書き込み動作を高速化することができる。6個のデータドライバD1～D6にデータを並列に送ることにより書き込み時間が1/6になり、ゲートクロック信号のパルス周期を例えば1/2に短くしたとすると、双方の効果により書き込み時間は通常の1/12に短縮される。その上で、1フレーム期間中で、書き込み時間と液晶応答時間とにおいてバックライト9を消灯し、残りの時間においてバックライト9を点灯するようにした。すなわち、液晶が十分に応答した後でバックライト9を点灯することにより、液晶の過渡応答期間での透過光が使用者の目に入らないため、直前の画像が残像として影響を及ぼすことがなくなり、動画残像の少ない良質な画像を得ることができる。

【0023】なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では、データドライバ側とゲートドライバ側の双方で書き込み動作の高速化を図る構成としたが、これはいずれか一方のみを備えたものであってもよい。また、走査方式としては、順次走査の他、インターレース走査、部分走査を適用することが可能である。

【0024】

【発明の効果】以上、詳細に説明したように、本発明の液晶表示装置によれば、書き込み時間と液晶応答時間とにおいてバックライトを消灯し、液晶が応答し終わった後でバックライトを点灯する構成とすることにより、液晶の過渡応答期間での光が使用者の目に入らないため、

(5) 開2000-56738 (P2000-5ch=1A)

直前の画像が残像として影響を及ぼすことがなくなり、動画残像の少ない良質な画像を得ることができる。

【図面の簡単な説明】

【図1】 本発明の一実施の形態である液晶表示装置の概略構成を示すブロック図である。

【図2】 同、液晶表示装置において、並列化処理されたデジタル信号が各データドライバから表示パネルに供給される状態を示す図である。

【図3】 同、デジタル信号の並列化処理前後のデータの形態を示す図である。

【図4】 同、液晶表示装置において、表示パネル部分を示す縦断面図である。


【図5】 同、液晶表示装置の動作を説明するためのタイミングチャートである。

【図6】 一般的な液晶の応答特性を示す図である。


【符号の説明】

- 1 A/Dコンバータ
- 2 フレームメモリ (信号書き込み手段)
- 3 データ直並列変換回路 (信号書き込み手段)
- 4 パルス周波数変換回路 (信号書き込み手段)
- 5 同期分離回路
- 6 LCDコントローラ
- 7 表示パネル
- 8 バックライト制御回路
- 9 バックライト
- D1～D6 データドライバ
- G ゲートドライバ

【図1】




【図2】




(6) 開2000-56738 (P2000-5 連続)


【図3】




【図4】



【図6】



【図5】



フロントページの続き

Fターム(参考) 2H093 NA15 NA16 NA80 NC09 NC24
 NC26 NC29 NC34 NC56 NC59
 NC65 ND12 ND32 ND37
 5C006 AF44 BB16 BC03 BC11 EA01
 FA12 FA15